eng
Выпуск #9/2018
Красников Геннадий Яковлевич, Лушников Александр Сергеевич, Мещанов Владимир Дмитриевич, Рыбалко Егор Сергеевич, Фомичева Надежда Николаевна, Шелепин Николай Алексеевич
Исследование сбоеустойчивости СОЗУ с функцией исправления одиночных сбоев при воздействии ТЗЧ
Исследование сбоеустойчивости СОЗУ с функцией исправления одиночных сбоев при воздействии ТЗЧ
Просмотры: 2027
Представлены результаты исследования сбоеустойчивости СОЗУ с функцией исправления одиночных сбоев при воздействии ТЗЧ. Приведены модельные и экспериментальные зависимости сбоеустойчивости пилотных образцов СОЗУ емкостью 4 Мбит при воздействии ТЗЧ от частоты исправления информации. Показано соответствие модели и эксперимента.
УДК 621.382
DOI: 10.22184/1993-8578.2018.82.327.329
УДК 621.382
DOI: 10.22184/1993-8578.2018.82.327.329
Теги: error detection and correction (edac) in sram heavy ion multiple bit upset (mbu) single event upset (seu) sram множественные сбои обнаружение и коррекция ошибок в созу однократные сбои созу тяжелые заряженные частицы
Сбоеустойчивость при воздействии ТЗЧ является важнейшим свойством элементной базы электронных устройств космических аппаратов, для обеспечения которой применяются различные технические решения. Одним из способов обеспечения сбоеустойчивости СОЗУ является включение в состав микросхемы функции периодического исправления одиночных сбоев (ОС), возникающих в многоразрядных словах СОЗУ при воздействии ТЗЧ [1, 2, 3]. При этом частота восстановления достоверной информации должна выбираться таким образом, чтобы поддерживать на требуемом минимальном уровне вероятность возникновения в многоразрядных словах неисправимых множественных сбоев (МС) кратности 2 и более.
В работе представлены модельные и экспериментальные результаты исследований сбоеустойчивости СОЗУ с функцией исправления ОС в зависимости от трех групп параметров: параметров микросхемы, временных параметров ее работы и параметров действующего на микросхему потока частиц.
МОДЕЛЬ СБОЕУСТОЙЧИВОСТИ СОЗУ
Модель определяет частоту возникновения МС в зависимости от следующих параметров.
Параметры микросхемы:
N — количество слов в микросхеме СОЗУ;
σ [см2] — сечение одиночного сбоя микросхемы.
Временные параметры работы микросхемы:
Tr — длительность одного цикла исправления (регенерации) информации во всех N словах микросхемы.
Параметры действующего на микросхему потока частиц:
V [см−2] — поток частиц (флюенс), воздействующий на микросхему;
G [см−2сек−1] — плотность воздействующего на микросхему потока частиц.
Сбоеустойчивость микросхемы СОЗУ с функцией исправления ОС, содержащей N слов, может быть охарактеризована количеством неисправимых МС, возникающих при регистрации в микросхеме m ОС за время одного цикла регенерации информации Tr.
Количество возникающих в микросхеме МС кратности 2 и более определяется выражением
.(1)
При Mrm N это выражение приводится к виду
Mr = m(m − 1)/2N,(2)
где m — количество зарегистрированных в микросхеме ОС [2].
Выражение (2) определяет количество Mr МС кратности 2, возникающих в микросхеме за время Tr одного цикла исправления информации.
Для СОЗУ информационной емкостью 4 Мбит с организацией 131072 слова по 32 разряда погрешность выражения (2) по сравнению с исходным выражением (1) при m < 1000 не превышает 0,5 %.
Возникновение МС в каждом цикле регенерации является независимым событием, поэтому общее количество Ms МС за несколько циклов регенерации пропорционально количеству циклов регенерации.
При m N количество множественных сбоев Ms, которое возникает в СОЗУ с сечением одиночного сбоя σ и количеством информационных слов N, регенерируемых с временем цикла регенерации Tr, при воздействии на СОЗУ потока частиц плотностью G до величины флюенса V определяется выражением
,(3)
где T1 = 1/(G • σ), Т1 — время, в течение которого в микросхеме при воздействии на нее потока частиц плотностью G возникает один ОС, Т1 <() Tr [2].
ПИЛОТНЫЙ ОБРАЗЕЦ ДЛЯ ЭКСПЕРИМЕНТАЛЬНОЙ АПРОБАЦИИ МОДЕЛИ СБОЕУСТОЙЧИВОСТИ СОЗУ
Апробация модели проведена на пилотных образцах микросхемы СОЗУ информационной емкостью 4 Мбит (СОЗУ4М, СОЗУ), в которой реализована функция исправления ОС при воздействии ТЗЧ.
Микросхемы изготовлены по 0,24 мкм КМОП КНИ-технологии и имеют доступный пользователю объем памяти 4 Мбит с организацией 131072 слова по 32 бита.
Устойчивость СОЗУ к ОС достигается наличием в составе микросхемы встроенной функции регенерации (восстановления) информации на основе кода Хсяо [4], которая обеспечивает исправление в 32-разрядных информационных словах одиночных ошибок (сбоев) и обнаружение двойных ошибок.
Для реализации этой функции каждое записываемое и хранимое в памяти 32-разрядное информационное слово при его записи дополняется в микросхеме семью контрольными разрядами, при этом внутренний объем памяти СОЗУ составляет 4,875 Мбит с организацией 131072 слова по 39 бит.
Питание микросхемы осуществляется от источника с напряжением 3,3 В ±10 %.
Функциональная схема образцов микросхемы наряду с традиционными элементами содержит специальные элементы, выполняющие функцию исправления ОС, табл. 1.
Управление микросхемой осуществляется с использованием семи основных управляющих сигналов — EN_MASTER, RFN, BUSY, CS, CEN, CE, OEN, WEN, поступающих на соответствующие выводы микросхемы, в соответствии с таблицей истинности (табл. 2, 3) и трех дополнительных управляющих сигналов EC_BYPASS, TEST0 и TEST1, используемых для начальных установок регистров и счетчиков СОЗУ и для ее тестирования.
Выводы EN_MASTER, CS, CEN, CE, OEN, WEN, EC_BYPASS, TEST0 и TEST1 являются входами. Назначение выводов RFN и BUSY определяется логическим уровнем напряжения на входе EN MASTER, который определяет один из двух возможных вариантов регенерации информации, вариант MASTER или вариант SLAVE. Регенерация информации в обоих вариантах (режимах) осуществляется периодически по одному из адресов, задаваемых внутренним счетчиком адреса, путем приостановки (прерывания) работы микросхемы в других режимах (записи или чтения).
Интервалы времени, через которые выполняются циклы регенерации, устанавливаются в зависимости от интенсивности воздействующего на микросхему потока частиц. При этом различие вариантов регенерации MASTER или SLAVE состоит в том, откуда формируется команда на прерывание и выполнение цикла регенерации по очередному адресу — из самой микросхемы или извне.
В варианте регенерации MASTER (при высоком уровне напряжения на входе EN MASTER, табл. 2) частота регенерации задается программируемым генератором частоты, входящим в состав СОЗУ. Выводы BUSY и RFN в режиме регенерации MASTER являются выходами.
В варианте регенерации SLAVE (при низком уровне напряжения на входе EN_MASTER, табл. 2) частота регенерации задается извне микросхемы процессором или другой микросхемой СОЗУ, установленной в состояние MASTER. В режиме регенерации SLAVE вывод RFN является входом, вывод BUSY не используется и находится в состоянии высокого импеданса.
СООТВЕТСТВИЕ МОДЕЛИ И ЭКСПЕРИМЕНТАЛЬНЫХ РЕЗУЛЬТАТОВ ИССЛЕДОВАНИЯ СБОЕУСТОЙЧИВОСТИ СОЗУ
Экспериментальные данные испытаний СОЗУ4М на сбоеустойчивость получены НПО «СПЭЛС» с использованием испытательного стенда «ИС ОИ 400-Н» на базе циклотрона «У-400» (лаборатория ядерных реакций ОИЯИ, г. Дубна Московской области). Испытания проводились путем воздействия на микросхему потока ионов ксенона (Xe) и криптона (Kr) с различными значениями ЛПЭ.
Сравнение количества МС (MsЭ), зарегистрированных экспериментально в процессе испытаний, с количеством МС (MsР), рассчитанным с использованием модели (3), показывает их соответствие с погрешностью, оцениваемой погрешностью определения экспериментальных данных. Графическое представление результатов расчета и эксперимента представляет собой при Т1 Tr в соответствии с (3) прямую линию (рис. 1). Экспериментальные и расчетные данные (рис. 1) приведены для процесса облучения ионами Xe со следующими значениями параметров: ЛПЭ = 69 МэВсм2/мг, V = 105 см−2, G = 500 см−2сек−1, σ = 0,051 см−2.
Выражение (3) получено в предположении, что сбои в микросхеме возникают только в ячейках памяти. Соответствие экспериментальных данных и модели означает, что в реальной микросхеме сбои возникают также только в ячейках памяти.
В случае если все или отдельные экспериментальные результаты отклоняются от модельных, это может свидетельствовать либо об ошибках эксперимента, либо о сбоях в микросхеме за пределами ячеек памяти, которые требуют отдельного изучения.
Выражение (3) предсказывает, что для вышеуказанных параметров процесса при времени цикла регенерации информации по адресам всех N слов Tr ≤ T1 = 0,04 сек в микросхеме не возникнут МС кратности 2, поскольку каждый ОС будет восстановлен до того, как в микросхеме произойдет второй ОС. Такому отсутствию МС соответствует период регенерации информации по каждому отдельному адресу микросхемы, равный T1/N = 300 нс.
ЛИТЕРАТУРА
1. Hafer C., Marba J., Slocum D., Farris T., Jordan A. SEE and TID Results for a RadHard-by-Design 16Mbit SRAM with Embedded EDAC. 2006 IEEE.
2. Мещанов В. Д., Лушников А. С., Рыбалко Е. С., Фомичева Н. Н. Модель сбоеустойчивости СОЗУ с функцией исправления одиночных сбоев при воздействии тяжелых заряженных частиц // Электронная техника. Серия 3. Микроэлектроника. Вып. 2(162).
3. Peter Milliken, Radu Dumitru, Craig Hafer, Wu T. W., Rominger R., Bruno K., Farris T. Single Event Effects of Commercial and Hardened by Design SRAM. RADECS 2011 Proceedings-DW-23.
4. Петров К. А., Стенин В. Я. Помехоустойчивое кодирование в КМОП ОЗУ, устойчивых к одиночным воздействиям ядерных частиц // Микроэлектроника, 2015. — Т. 44. — № 5. — С. 359–367.
В работе представлены модельные и экспериментальные результаты исследований сбоеустойчивости СОЗУ с функцией исправления ОС в зависимости от трех групп параметров: параметров микросхемы, временных параметров ее работы и параметров действующего на микросхему потока частиц.
МОДЕЛЬ СБОЕУСТОЙЧИВОСТИ СОЗУ
Модель определяет частоту возникновения МС в зависимости от следующих параметров.
Параметры микросхемы:
N — количество слов в микросхеме СОЗУ;
σ [см2] — сечение одиночного сбоя микросхемы.
Временные параметры работы микросхемы:
Tr — длительность одного цикла исправления (регенерации) информации во всех N словах микросхемы.
Параметры действующего на микросхему потока частиц:
V [см−2] — поток частиц (флюенс), воздействующий на микросхему;
G [см−2сек−1] — плотность воздействующего на микросхему потока частиц.
Сбоеустойчивость микросхемы СОЗУ с функцией исправления ОС, содержащей N слов, может быть охарактеризована количеством неисправимых МС, возникающих при регистрации в микросхеме m ОС за время одного цикла регенерации информации Tr.
Количество возникающих в микросхеме МС кратности 2 и более определяется выражением
.(1)
При Mrm N это выражение приводится к виду
Mr = m(m − 1)/2N,(2)
где m — количество зарегистрированных в микросхеме ОС [2].
Выражение (2) определяет количество Mr МС кратности 2, возникающих в микросхеме за время Tr одного цикла исправления информации.
Для СОЗУ информационной емкостью 4 Мбит с организацией 131072 слова по 32 разряда погрешность выражения (2) по сравнению с исходным выражением (1) при m < 1000 не превышает 0,5 %.
Возникновение МС в каждом цикле регенерации является независимым событием, поэтому общее количество Ms МС за несколько циклов регенерации пропорционально количеству циклов регенерации.
При m N количество множественных сбоев Ms, которое возникает в СОЗУ с сечением одиночного сбоя σ и количеством информационных слов N, регенерируемых с временем цикла регенерации Tr, при воздействии на СОЗУ потока частиц плотностью G до величины флюенса V определяется выражением
,(3)
где T1 = 1/(G • σ), Т1 — время, в течение которого в микросхеме при воздействии на нее потока частиц плотностью G возникает один ОС, Т1 <() Tr [2].
ПИЛОТНЫЙ ОБРАЗЕЦ ДЛЯ ЭКСПЕРИМЕНТАЛЬНОЙ АПРОБАЦИИ МОДЕЛИ СБОЕУСТОЙЧИВОСТИ СОЗУ
Апробация модели проведена на пилотных образцах микросхемы СОЗУ информационной емкостью 4 Мбит (СОЗУ4М, СОЗУ), в которой реализована функция исправления ОС при воздействии ТЗЧ.
Микросхемы изготовлены по 0,24 мкм КМОП КНИ-технологии и имеют доступный пользователю объем памяти 4 Мбит с организацией 131072 слова по 32 бита.
Устойчивость СОЗУ к ОС достигается наличием в составе микросхемы встроенной функции регенерации (восстановления) информации на основе кода Хсяо [4], которая обеспечивает исправление в 32-разрядных информационных словах одиночных ошибок (сбоев) и обнаружение двойных ошибок.
Для реализации этой функции каждое записываемое и хранимое в памяти 32-разрядное информационное слово при его записи дополняется в микросхеме семью контрольными разрядами, при этом внутренний объем памяти СОЗУ составляет 4,875 Мбит с организацией 131072 слова по 39 бит.
Питание микросхемы осуществляется от источника с напряжением 3,3 В ±10 %.
Функциональная схема образцов микросхемы наряду с традиционными элементами содержит специальные элементы, выполняющие функцию исправления ОС, табл. 1.
Управление микросхемой осуществляется с использованием семи основных управляющих сигналов — EN_MASTER, RFN, BUSY, CS, CEN, CE, OEN, WEN, поступающих на соответствующие выводы микросхемы, в соответствии с таблицей истинности (табл. 2, 3) и трех дополнительных управляющих сигналов EC_BYPASS, TEST0 и TEST1, используемых для начальных установок регистров и счетчиков СОЗУ и для ее тестирования.
Выводы EN_MASTER, CS, CEN, CE, OEN, WEN, EC_BYPASS, TEST0 и TEST1 являются входами. Назначение выводов RFN и BUSY определяется логическим уровнем напряжения на входе EN MASTER, который определяет один из двух возможных вариантов регенерации информации, вариант MASTER или вариант SLAVE. Регенерация информации в обоих вариантах (режимах) осуществляется периодически по одному из адресов, задаваемых внутренним счетчиком адреса, путем приостановки (прерывания) работы микросхемы в других режимах (записи или чтения).
Интервалы времени, через которые выполняются циклы регенерации, устанавливаются в зависимости от интенсивности воздействующего на микросхему потока частиц. При этом различие вариантов регенерации MASTER или SLAVE состоит в том, откуда формируется команда на прерывание и выполнение цикла регенерации по очередному адресу — из самой микросхемы или извне.
В варианте регенерации MASTER (при высоком уровне напряжения на входе EN MASTER, табл. 2) частота регенерации задается программируемым генератором частоты, входящим в состав СОЗУ. Выводы BUSY и RFN в режиме регенерации MASTER являются выходами.
В варианте регенерации SLAVE (при низком уровне напряжения на входе EN_MASTER, табл. 2) частота регенерации задается извне микросхемы процессором или другой микросхемой СОЗУ, установленной в состояние MASTER. В режиме регенерации SLAVE вывод RFN является входом, вывод BUSY не используется и находится в состоянии высокого импеданса.
СООТВЕТСТВИЕ МОДЕЛИ И ЭКСПЕРИМЕНТАЛЬНЫХ РЕЗУЛЬТАТОВ ИССЛЕДОВАНИЯ СБОЕУСТОЙЧИВОСТИ СОЗУ
Экспериментальные данные испытаний СОЗУ4М на сбоеустойчивость получены НПО «СПЭЛС» с использованием испытательного стенда «ИС ОИ 400-Н» на базе циклотрона «У-400» (лаборатория ядерных реакций ОИЯИ, г. Дубна Московской области). Испытания проводились путем воздействия на микросхему потока ионов ксенона (Xe) и криптона (Kr) с различными значениями ЛПЭ.
Сравнение количества МС (MsЭ), зарегистрированных экспериментально в процессе испытаний, с количеством МС (MsР), рассчитанным с использованием модели (3), показывает их соответствие с погрешностью, оцениваемой погрешностью определения экспериментальных данных. Графическое представление результатов расчета и эксперимента представляет собой при Т1 Tr в соответствии с (3) прямую линию (рис. 1). Экспериментальные и расчетные данные (рис. 1) приведены для процесса облучения ионами Xe со следующими значениями параметров: ЛПЭ = 69 МэВсм2/мг, V = 105 см−2, G = 500 см−2сек−1, σ = 0,051 см−2.
Выражение (3) получено в предположении, что сбои в микросхеме возникают только в ячейках памяти. Соответствие экспериментальных данных и модели означает, что в реальной микросхеме сбои возникают также только в ячейках памяти.
В случае если все или отдельные экспериментальные результаты отклоняются от модельных, это может свидетельствовать либо об ошибках эксперимента, либо о сбоях в микросхеме за пределами ячеек памяти, которые требуют отдельного изучения.
Выражение (3) предсказывает, что для вышеуказанных параметров процесса при времени цикла регенерации информации по адресам всех N слов Tr ≤ T1 = 0,04 сек в микросхеме не возникнут МС кратности 2, поскольку каждый ОС будет восстановлен до того, как в микросхеме произойдет второй ОС. Такому отсутствию МС соответствует период регенерации информации по каждому отдельному адресу микросхемы, равный T1/N = 300 нс.
ЛИТЕРАТУРА
1. Hafer C., Marba J., Slocum D., Farris T., Jordan A. SEE and TID Results for a RadHard-by-Design 16Mbit SRAM with Embedded EDAC. 2006 IEEE.
2. Мещанов В. Д., Лушников А. С., Рыбалко Е. С., Фомичева Н. Н. Модель сбоеустойчивости СОЗУ с функцией исправления одиночных сбоев при воздействии тяжелых заряженных частиц // Электронная техника. Серия 3. Микроэлектроника. Вып. 2(162).
3. Peter Milliken, Radu Dumitru, Craig Hafer, Wu T. W., Rominger R., Bruno K., Farris T. Single Event Effects of Commercial and Hardened by Design SRAM. RADECS 2011 Proceedings-DW-23.
4. Петров К. А., Стенин В. Я. Помехоустойчивое кодирование в КМОП ОЗУ, устойчивых к одиночным воздействиям ядерных частиц // Микроэлектроника, 2015. — Т. 44. — № 5. — С. 359–367.
Отзывы читателей
